

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-250850

(43)Date of publication of application : 09.09.1994

(51)Int.Cl. G06F 9/46
G06F 9/46

(21)Application number : 05-038078 (71)Applicant : HITACHI LTD


(22)Date of filing : 26.02.1993 (72)Inventor : ONODERA OSAMU

(54) PROCESSING OF INPUT/OUTPUT INTERRUPTION FACTOR

(57)Abstract:

PURPOSE: To make it possible to receive an I/O interruption in accordance with the holding state of an I/O interruption factor.

CONSTITUTION: When an I/O interruption request to a CPU is generated from a device (710), an I/O processor judges a logical I/O subclass in which the device belongs to (740), and when the generation of an I/O interruption to the logical subclass is inhibited (780), the number of I/O interruption factors held for the logical I/O subclass is compared with a threshold set up for a virtual machine to which the logical I/O subclass is allocated (7A0). When the threshold is smaller, a holding I/O interruption is generated (7B0). Consequently holding I/O interruption processing is started (7C0), the virtual machine in executing is interrupted and control is transferred to a VMCP. The VMCP dispatches the virtual machine corresponding to the logical I/O subclass in which the number of held I/O interruptions exceeds the threshold.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than
the examiner's decision of rejection or
application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-250850

(43)公開日 平成6年(1994)9月9日

(51)Int.Cl.⁵

G 0 6 F 9/46

識別記号

3 1 1 G

3 5 0

庁内整理番号

8120-5B

8120-5B

F I

技術表示箇所

審査請求 未請求 請求項の数 6 O L (全 10 頁)

(21)出願番号

特願平5-38078

(22)出願日

平成5年(1993)2月26日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 小野寺 修

神奈川県秦野市堀山下1番地 株式会社日

立製作所汎用コンピュータ事業部内


(74)代理人 弁理士 富田 和子

(54)【発明の名称】 入出力割込み要因の処理方法

(57)【要約】 (修正有)

【目的】 入出力割込み要因の保留状況に応じて入出力割込みを受付可能とする。

【構成】 デバイスからCPUに対する割込み要求が発生すると710、入出力プロセッサは、このデバイスの属する論理入出力サブクラスを判定し740、この論理サブクラスの入出力割込みの発生が禁止されている場合には780、この論理入出力サブクラスについて保留されている入出力割込みの要因数と、この論理入出力サブクラスが割り当てられている仮想計算機に対して設定されたしきい値とを比較し7A0、しきい値の方が小さければ、保留入出力割込みを発生する7B0。これによりCPUは保留入出力割込み処理を起動し7C0、実行中の仮想計算機を中断して、VMC Pに制御を渡す。VMC Pは、保留数がしきい値を超えた論理入出力サブクラスに対応する仮想計算機をディスパッチする。



【特許請求の範囲】

【請求項1】入出力割込み要因に基づく入出力割込みの発生を許可もしくは禁止する入出力割込みマスクを備えた計算機システムにおける入出力割込み要因の処理方法であって、

あらかじめ、保留する入出力割込み要因の総数をしきい値として設定するステップと、

入出力割込み要因の発生時に、前記入出力割込みマスクが、当該入出力割込み要因に基づく入出力割込みの発生を禁止している場合に、当該入出力割込み要因を保留するステップと、

保留している入出力割込み要因の数と、前記しきい値を比較するステップと、

保留している入出力割込み要因の数が、前記しきい値を超えた場合に、保留入出力割込みを発生するステップと、

保留入出力割込みに対する処理として、保留されている入出力割込み要因に基づく入出力割込みの発生を可能とするステップとを有することを特徴とする入出力割込み要因の処理方法。

【請求項2】請求項1記載の入出力割込み要因の処理方法であって、

前記しきい値を設定するステップは、タスク毎に、当該仮想計算機について保留する入出力割込み要因の総数をしきい値として設定するステップであって、

前記タスク毎に、入出力割込み要因の保留数と、前記しきい値を比較するステップは、タスク毎に、入出力割込み要因の保留数と、当該タスクに対して設定された前記しきい値を比較するステップであることを特徴とする入出力割込み要因の処理方法。

【請求項3】単一の実計算機上で、複数の仮想計算機を稼働させる情報処理システムであって、仮想計算機毎に、当該仮想計算機の非動作期間中、当該仮想計算機に対応する入出力割込み要因に基づく入出力割込みの発生を禁止する入出力割込みマスクを備えた情報処理システムにおける入出力割込み要因の処理方法であって、

あらかじめ、保留する入出力割込み要因の総数をしきい値として設定するステップと、

入出力割込み要因の発生時に、前記入出力割込みマスクが、当該入出力割込み要因に対応する仮想計算機への入出力割込みの発生を禁止している場合に、当該入出力割込み要因を保留するステップと、

仮想計算機毎に、入出力割込み要因の保留数と、前記しきい値を比較するステップと、

保留している入出力割込み要因の数が、前記しきい値を超えた場合に、当該保留数がしきい値を超えた入出力割込み要因に基づく入出力割込みを受け付ける処理を起動する保留入出力割込みを発生するステップとを有することを特徴とする入出力割込み要因の処理方法。

【請求項4】請求項3記載の入出力割込み要因の処理方

法であって、

前記保留入出力割込みを発生するステップは、前記保留数が前記しきい値を超えた入出力割込み要因を消去せずに前記保留入出力割込みを発生させるステップであって、

当該保留入出力割込みによって起動される処理は、対応する入出力要因の保留数が前記しきい値を超えた仮想計算機を動作させるステップであることを特徴とする入出力割込み要因の処理方法。

【請求項5】請求項3または4記載の入出力割込み要因の処理方法であって、

前記仮想計算機に対応する入出力割込み要因とは、当該仮想計算機に割り当てられたサブチャネルにおいて発生した入出力割込み要因であることを特徴とする入出力割込み要因の処理方法。

【請求項6】請求項3、4または5記載の入出力割込み要因の処理方法であって、

前記しきい値を設定するステップは、仮想計算機毎に、それぞれ、当該仮想計算機について保留する入出力割込み要因の総数をしきい値として設定するステップであって、

前記仮想計算機毎に、入出力割込み要因の保留数と、前記しきい値を比較するステップは、仮想計算機毎に、入出力割込み要因の保留数と、当該仮想計算機に対して設定された前記しきい値を比較するステップであることを特徴とする入出力割込み要因の処理方法。

【発明の詳細な説明】**【0001】**

【産業上の利用分野】本発明は、計算機システムにおける入出力割込みを要因を処理する技術に関し、特に仮想計算機システムにおいて保留されている入出力割込み要因を処理する技術に関するものである。

【0002】

【従来の技術】一般に、情報処理システムを構成する計算機の使用形態としては、実計算機上で単一のオペレーティングシステム（以下、「OS」という）を動作させる形態と単一の実計算機上で複数のOSを動作させる仮想計算機（以下「VM」又は「LPAR」という）と呼ばれる形態とがある。

【0003】ここで、実計算機の一般的なハードウェア資源構成の概略を図1に示す。図示するように、実計算機のハードウェア資源は、1台又はそれ以上の中央処理装置（以下、「CPU」という）、1台の共用主記憶装置（以下、「MS」という）、1台又はそれ以上のチャネルパス（以下、「CHP」という）、各々のCHPに接続されているデバイス（以下、「DEV」という）群とから構成される。

【0004】このような、実計算機上で単一のOSを動作させるモードをベーシックモードと言う。そして、ベーシックモードにおいて、これらの実計算機のハードウ

ウェア資源は単一の資源として扱われる。

【0005】一方、単一の実計算機上に複数のLPARを構築し複数のOSを動作させるモードをLPARモードと言う。一般に、このモードでは、複数のLPARを単一の実計算機上で実現する為に、仮想計算機制御プログラム（以下、「VMCP」という）と呼ばれるプログラムを実計算機上で動作させ、このVMCPの制御の下で複数のLPARを生成し、更に、この各々のLPARの上で独立したOSを動作させている。また、このようなVMCPには、単一の実計算機のハードウェア資源を各々のLPARに共用させて使用させる機能が付加されている。

【0006】単一の実計算機のハードウェア資源を各々のLPARに共用させる方式としては、VMCPの制御の下に時分割でハードウェア資源を割り当てる方式と、ハードウェア資源を論理的に分割して各々のLPARに占有的に割り当てる方式と、これらの二つの方式を混在させる方式等がある。

【0007】この単一の実計算機のハードウェア資源を各々のLPARに割り当てる技術としては、たとえば、IBM社発行の刊行物”Enterprise System/9000 Enterprise System/3090 Processor Resource/System Manager Planning Guide” (GA22-7123-4)に記載されている技術が知られている。この刊行物で紹介されている技術は、入出力チャンネルのLPARでの共用方式として前述の二つの方法のうち後者の方式、すなわち、実CHPを論理的に分割して各々のLPARに占有的に割り当てる方式によるものである。さらに、この刊行物で紹介されている技術によれば、それぞれの実CHPに対応するサブチャンネルも各々のLPARに占有的に割り当てられる。

【0008】なお、前記サブチャンネルを含む入出力命令及び入出力処理に関する一般的仕様としては、たとえばIBM社発行の刊行物”Enterprise System Architecture/390 Principles of Operation” (SA22-7201-00)に記載されているものなどが知られている。

【0009】このようなLPARモードでの、実計算機のハードウェア資源構成の概略を図2に示す。

【0010】図2には、実計算機のハードウェア資源は、2台以上のCPU、1台の共用MS、2台以上のCHP及び各々のCHPに接続されているDEV群とから構成される場合について示した。

【0011】図2において、実計算機のハードウェア資源の2台のCPUは、それぞれ1台ずつ2つのLPARに占有的に割り当てられており、実計算機のハードウェア資源の1台の共用MSは、その記憶領域が論理的に分割され、それぞれ2つのLPARに占有的に割り当てられている。

【0012】また、実計算機のハードウェア資源の4台のCHPは、CHP単位に論理的に分割され、それぞれ

2つのLPARに占有的に割り当てられている。各々のCHPに接続されているDEV群は、CHPの占有的な割り当てに従い、2つのLPARに占有的に割り当てられている。なお、この場合、DEV群の占有的な割り当てに従い、そのDEVに対応するサブチャンネル（以下、「SCH」という）も各々のLPARに占有的に割り当てられる。

【0013】以上のように、図2においてCPU1、MS1、CHP1、CHP2、DEV11からDEV1n及びDEV21からDEV2nは一つのLPARであるLPAR1に割り当てられ、CPU2、MS2、CHP3、CHP4、DEV31からDEV3n及びDEV41からDEV4nは他方のLPARであるLPAR2に割り当てられている。ここでDEV11からDEV1n、DEV21からDEV2n、DEV31からDEV3n及びDEV41からDEV4nには、それぞれ独立した一つ以上のSCHが割り当てられている。

【0014】図3に、LPAR、CHP群およびSCH群の割り当ての具体例を示す。

【0015】図3において、各LPARはそのLPARに属するCHP群を占有的に使用しており、各CHPはそのCHPに属するSCH群を占有的に使用している。すなわち、各LPARはそのLPARに属するSCH群を占有的に使用している事になる。

【0016】すなわち、LPAR21はそのLPARに属するCHP21及びCHP22を占有的に使用しており、CHP21はそのCHPに属するSCH211からSCH21nを占有的に使用している。また、CHP22はそのCHPに属するSCH221からSCH22nを占有的に使用している。さらに、LPAR22はそのLPARに属するCHP23及びCHP24を占有的に使用しており、CHP23はそのCHPに属するSCH231からSCH23nを占有的に使用している。また、CHP24はそのCHPに属するSCH241からSCH24nを占有的に使用している。

【0017】図4には、LPARと、SCH群の対応を示す。

【0018】図4において、LPAR31はそのLPARに属するSCH311からSCH31nを占有的に使用しており、LPAR32はそのLPARに属するSCH321からSCH32nを占有的に使用している。

【0019】そして、LPAR31およびLPAR32は、それぞれのSCH群に対する入出力割込みの受付可否の制御を行う為、論理入出力割込みサブクラス番号（以下、「LISCN」という）を使用する。入出力割込みサブクラス番号の一般的仕様については、例えば前述の刊行物等に詳述されている。また、LPAR31、LPAR32は、それぞれのSCH群に対して、所属するLPARを特定する制御を行う為、領域ID（以下、「RID」という）を使用する。RIDには一つのLP

ARに対し唯一の値が与えられ、そのL PARに所属するSCH群も全てこの唯一の値をRIDとして保持する。これにより、L PARとそれに所属するSCH群との対応をとることができる。

【0020】たとえば、図示するように、L PAR 31のL ISCNは'1'が割り当てられており、RIDは'1'が割り当てられている。したがい、L PAR 31に所属するSCH群(SCH 311~SCH 31n)もL ISCNは'1'が割り当てられており、RIDは'1'が割り当てられている。

【0021】また、L PAR 32のL ISCNは'2'が割り当てられており、RIDは'2'が割り当てられている。したがい、L PAR 32に所属するSCH群(SCH 321~SCH 32n)もL ISCNは'2'が割り当てられており、RIDは'2'が割り当てられている。

【0022】ここで、L PAR 31が実計算機上で仮想計算機として動作する場合、L ISCN='1'かつRID='1'の属性で動作し、L PAR 32が実計算機上で仮想計算機として動作する場合、L ISCN='2'かつRID='2'の状態動作する。

【0023】さて、L PARが実計算機上で仮想計算機として動作する場合、VMCPはL ISCNの値に対応した制御レジスタ内の論理入出力割込みサブクラスマスク(以下、「L ISCM」という)を'1'として動作する。制御レジスタ内の入出力割込みサブクラスマスクの一般的仕様としては、たとえば前述の刊行物に詳述されている。値が1のL ISCMに対応するL ISCNのSCHからの入出力割込が受付可能となる。

【0024】制御レジスタ内のL ISCMの形式を図5に示す。

【0025】図5において、制御レジスタは32ビットの長さを持ち、ビット0~7がL ISCMとして使用され、L ISCNの0~7の値に各ビットが対応する。ビット8~31は未使用で予約ビットとして扱われる。

【0026】たとえば、図4のL PAR 31が実計算機上で仮想計算機として動作する場合、L ISCN='1'であるのでL ISCMのビット1を'1'かつビット2~7を'0'として動作し、L PAR 32が実計算機上で仮想計算機として動作する場合、L ISCN='2'であるのでL ISCMのビット2を'1'かつビット1およびビット3~7を'0'として動作する。

【0027】L ISCMのビット0は、VMCPによって使用され、L PARには開放されず、このビットは通常'1'に設定されている。したがい、実際には、L PAR 31が実計算機上で仮想計算機として動作する場合、L ISCN='1'であるのでL ISCMのビット0および1を'1'、ビット2~7を'0'として動作し、L PAR 32が実計算機上で仮想計算機として動作する場合、L ISCN='2'であるのでL ISCMのビ

ット0および2を'1'、ビット1およびビット3~7を'0'として動作する。

【0028】図6は、L PAR 31およびL PAR 32が実計算機上で仮想計算機として動作する場合の、VMCP、L PAR 31およびL PAR 32の時間資源配分をしめすタイムチャートである。

【0029】図示した例では、VMCPに対しそれぞれ区間501、区間503および区間503が配分され、L PAR 31に対しては区間502が配分され、そしてL PAR 32に対しては区間504が配分される。各L PAR 31、32は、VMCPによってディスパッチされ、区間が割り当てられる。

【0030】VMCPが走行している区間501、区間503および区間503でのL ISCMの値は'10000000'(2進)であり、L ISCN='0'のSCHからの入出力割込みのみが受付可能であり、L ISCN='1'およびL ISCN='2'のSCHからの入出力割込みはハードウェアで保留される。また、L PAR 31が走行している区間502でのL ISCMの値は'11000000'(2進)であり、L ISCN='0'およびL ISCN='1'のSCHからの入出力割込みのみが受付可能であり、L ISCN='2'のSCHからの入出力割込みはハードウェアで保留される。さらにL PAR 32が走行している区間504でのL ISCMの値は'10100000'(2進)であり、L ISCN='0'およびL ISCN='2'のSCHからの入出力割込みのみが受付可能であり、L ISCN='1'のSCHからの入出力割込みはSCHもしくはDEVで保留される。

【0031】したがい、たとえば、区間502ではL ISCN='2'のSCHからの入出力割込みはハードウェアで保留される為、その受付は区間504迄待たされる。同様に、区間504ではL ISCN='1'のSCHからの入出力割込みはハードウェアで保留される為、その受付は次にL PAR 32がVMCPによってディスパッチされる区間迄待たされる。

【0032】

【発明が解決しようとする課題】このように、従来は、走行状態に無いL PARへの入出力割込みは保留され、次にそのL PARがVMCPによってディスパッチされる迄受け付けられ無い。このため、VMCPによってディスパッチされるL PARのディスパッチ間隔(以下、「タイムスライス」という)が長くなると、現在ディスパッチされているL PAR以外のL PARへの入出力割込みの受け付け待ち時間が大きくなり、結果として入出力装置の応答が遅くなるという問題が生じる。一方、この問題を解決する為に、VMCPによってディスパッチされるL PARのタイムスライスを短くすると、今度はVMCPによってディスパッチされるL PARの切替頻度が多くなり、VMCPのL PAR切替のためのオーバヘ

ッドが大きくなり、仮想計算機システムの性能低下をもたらすという問題が生じる。

【0033】また、このような事情は、実計算機上で単一のOSを動作させるモードをベーシックモードにおいて、サブチャネル群を分割し複数のタスクに占有的に割り当て、各タスクのを切り換えて動作させる場合にも同様にあてはまる。

【0034】そこで、本発明は、VMCPのLPAR切替のためのオーバーヘッドと、入出力装置の応答性との、調和を図ることを目的とする。

【0035】また、併せて本発明は、タスク切り換えのためのオーバーヘッドと、入出力装置の応答性との、調和を図ることを目的とする。

【0036】

【課題を解決するための手段】前記目的達成のために、本発明は、入出力割込み要因に基づく入出力割込みの発生を許可もしくは禁止する入出力割込みマスクを備えた計算機システムにおける入出力割込み要因の処理方法であって、あらかじめ、保留する入出力割込み要因の総数をしきい値として設定するステップと、入出力割込み要因の発生時に、前記入出力割込みマスクが、当該入出力割込み要因に基づく入出力割込みの発生を禁止している場合に、当該入出力割込み要因を保留するステップと、保留している入出力割込み要因の数と、前記しきい値を比較するステップと、保留している入出力割込み要因の数が、前記しきい値を超えた場合に、保留入出力割込みを発生するステップと、保留入出力割込みに対する処理として、保留されている入出力割込み要因に基づく入出力割込みの発生を可能とするステップとを有することを特徴とする入出力割込み要因の処理方法を提供する。

【0037】また、単一の実計算機上で、複数の仮想計算機を稼働させる情報処理システムについては、特に、あらかじめ、保留する入出力割込み要因の総数をしきい値として設定するステップと、入出力割込み要因の発生時に、前記入出力割込みマスクが、当該入出力割込み要因に対応する仮想計算機への入出力割込みの発生を禁止している場合に、当該入出力割込み要因を保留するとするステップと、仮想計算機毎に、入出力割込み要因の保留数と、前記しきい値を比較するステップと、保留している入出力割込み要因の数が、前記しきい値を超えた場合に、当該保留数がしきい値を超えた入出力割込み要因に基づく入出力割込みを受け付ける処理を起動する保留入出力割込みを発生するステップとを有することを特徴とする入出力割込み要因の処理方法を提供する。

【0038】

【作用】たとえば、本発明の一実施態様によれば、あるLPARがディスパッチされかつ動作中に、他LPARの入出力割込み要因のハードウェアでの保留状況を調べ、その結果により保留入出力割込みを発生させるか否かを判断し、発生させると判断した場合には保留入出力

割込みを経由して、制御をVMCPに戻し、VMCPの保留入出力割込みハンドラが、保留入出力割込みに付随する割込みパラメータに含まれるLISCNを調べ、そのLISCNが割り当てられているLPARをVMCPがディスパッチする事により、保留されている入出力割込みが受け付けられる状態に置くよう制御する。よって、タイムスライスの長さとは無関係に入出力デバイスへの応答性を高めることができる。

【0039】すなわち、従来は、入出力割込み要因が生じた場合、前述したように、VMCPによってディスパッチされるLPARのタイムスライスが長くなると、入出力デバイスの応答が悪くなるが、本実施例によれば、あるLPARが実計算機にディスパッチされかつ動作中に、その実計算機上での他LPARの入出力割込みのハードウェアでの保留状況を調べ、ハードウェアで保留されている他LPARの入出力割込み要因数がある一定のしきい値を超えていると、保留入出力割込みを経由して現在動作しているLPARの動作を打ち切り、制御をVMCPに戻し、その保留入出力割込みパラメータの解析に基づいて、VMCPはハードウェアで保留されている入出力割込み要因数がある一定のしきい値を超えているLPARをディスパッチする。その結果、ディスパッチされたLPARのハードウェアで保留されている入出力割込み要因は、そのLPARによって受け付けられ、処理される。

【0040】一方、このようにタイムスライスの設定を短くすること無しに、入出力デバイスの応答性を高めることができるので、タイムスライスを短くして、不必要にLPARの切り換えによるオーバーヘッドを増加させることはない。よって、VMCPのLPAR切替のためのオーバーヘッドと、入出力装置の応答性との、調和を図ることができる。

【0041】

【実施例】以下、本発明の一実施例を説明する。

【0042】本実施例では、各LISCN毎にしきい値を設定し、各LISCNに対応するSCHからの入出力割込み数が、当該LISCNに設定されたしきい値を超えた場合には、当該LISCNで動作するLPARをディスパッチし、そのSCHからの入出力割込みを受付可能とする。

【0043】そこで、まず、本実施例において、各LISCN毎にしきい値を設定するために用いる命令について説明する。

【0044】本実施例では、この命令を、Set Pending Interruption Threshold (SPIT) 命令と呼ぶ。このSPIT命令は、図7に示すように、31ビット幅の命令である。命令語のビット0からビット15は命令コードで、ビット24からビット27で第1オペランドである汎用レジスタ(R1)を指定し、ビット28からビット31で第2

オペランドである汎用レジスタ (R 2) を指定する。したがい、S P I T 命令の命令形式は、いわゆる R R E 形式である。R R E 形式命令の一般的仕様は、たとえば I B M 社発行の刊行物 "Enterprise System Architecture /390 Principles of Operation" (SA22-7201-00) 等に記載されているので説明を省略する。

【0045】以下、本命令の内容について説明する。本命令は、指定された論理入出力割込みサブクラスに保留されている入出力割込み要因の数に従って、後述する保留入出力割込みを発生させるか否かを制御するしきい値を設定する命令である。

【0046】第1オペランド (R 1) はしきい値を設定する L I S C N を格納した汎用レジスタを指定する。具体的には、R 1 で指定される汎用レジスタのビット 0 からビット 15 には '9701' (16進) を設定し、ビット 16 からビット 31 でしきい値を設定する L I S C N を設定しておく。そして、R 1 で指定される汎用レジスタのビット 0 からビット 15 が '9701' (16進) で無ければオペランド例外を検出するようにする。

【0047】また、第2オペランド (R 2) で指定される汎用レジスタのビット 0 からビット 15 には、L I S C N に設定するしきい値を設定しておく。また、この汎用レジスタのビット 16 からビット 31 で、保留入出力割込み実行時に、それに付随させる保留入出力割込みパラメータを指定する。保留入出力割込みパラメータは L I S C N 毎にそれぞれ任意の値を指定することが出来る。

【0048】命令のビット 16 からビット 23 は無視される。

【0049】なお、本命令は特権命令であり、C P U が、いわゆる問題プログラム状態にある時、本命例を実行しようとする時、特権命令例外が検出され、本命例の実行は抑止される。特権命令例外の一般的仕様としては、前述した I B M 社発行の刊行物等に記載されている。

【0050】また、本命令が正常に実行され、しきい値のセットがその L I S C に対する初めてセットである場合、P S W の条件コードにはゼロをセットする。命令が正常に実行され、しきい値のセットがその L I S C に対する初めてセットで無い場合には条件コードに '1' をセットし、指定された L I S C N が不当である場合には条件コードに '3' をセットするようにする。条件コードの '2' は使用しない。これにより、本 S P I T 命令の発行元は、命令の実行結果を認識することができる。

【0051】さて、本実施例では、あらかじめ、この S P I T 命令を用いて、各 L I S C N 毎にしきい値と、保留入出力割込みパラメータを設定しておく。

【0052】以下、実際に D E V から入出力割込み要求が発生した場合の、本情報処理システムの動作について説明する。

【0053】図8に、この場合の動作手順を示す。以下、処理の順序に従って各ステップを説明する。

【0054】ステップ710 : D E V から入出力割込み要求が発生すると、この D E V から入出力割込み要求は C H P を経由して C P U の入出力処理部 (以下、「I O P」という) に伝達され、I O P のステップ720から7B0に入たる処理が起動される。なお、このとき、I O P には、入出力割込み要求を発生した D E V 番号も付随して伝達される。このような入出力割込み要求の一般的仕様としては、たとえば I B M 社発行の刊行物 "Enterprise System Architecture/390 Principles of Operation" (SA22-7201-00) にその詳細が記述されている。

【0055】ステップ720 : I O P は、D E V からの入出力割込み要求を受け取ると、該入出力割込み要求に付随して来た D E V 番号から、あらかじめ設定されている実計算機資源の割り当てに従い、この D E V 番号に対応する S C H 番号を求め、ステップ730に進む。

【0056】ステップ730 : I O P は、ステップ720で求めた S C H 番号から、あらかじめ M S 上に設けた、ハードウェアの情報を記憶させるエリアである H S A 内の、求めた S C H 番号に対応する S C H の情報を保持するユニット制御ワード (以下、「U C W」という) をアクセスし、D E V から送られて来た入出力割込み要求と入出力割込みパラメータをサブチャネル状態ワード (以下、「S C S W」という) の形式で登録し、この S C H 番号の S C H をステータス保留状態にする。そして、ステップ740に進む。なお、このような S C S W の一般的仕様としては、たとえば I B M 社発行の刊行物 "Enterprise System Architecture/390 Principles of Operation" (SA22-7201-00) にその詳細が記述されている。

【0057】ステップ740 : I O P は、ステップ720で求めた S C H 番号 S C H に L I S C N が既に割り当てられていれば、前記 U C W 内に格納しておいた当該 S C H 番号に割り当てた L I S C N を取り出し、ステップ750に行く。L I S C N が未だ割り当てられていなければ、本処理を終了する。

【0058】ステップ750 : I O P は、ステップ740で取り出した L I S C N を用いて、その L I S C N に対応して、あらかじめ H S A 内に設けられている入出力割込みキューカウント (以下、「I Q C」という) エントリをアクセスし、I Q C に '1' を加え、ステップ760に進む。I Q C は、各 L I S C N 毎に一つずつ設けたエントリであり、その L I S C N が割り当てられている S C H の未だ受け付けられていない入出力割込みの総数を保持する。

【0059】ステップ760 : I O P は、C P U に対し入出力割込み要因が存在する旨を通知し且つ入出力割込み処理を要求する入出力割込み処理要求フラグを'

1' にセットし、ステップ770に進む。

【0060】ステップ770 : IOPは、プログラム状態語（以下PSWという）の入出力割込みマスクの値を調べ、該マスクの値が'0'（全ての入出力割込み受付禁止の状態）であれば、処理を終了する。該マスクの値が'1'（全ての入出力割込み受付許可の状態）であれば、ステップ780に進む。

【0061】ステップ780 : IOPは、制御レジスタ内の入出力割込みサブクラスマスクであるLISC Mの値を調べ、前記LISC Nに対応するLISC Mの対応するマスクの値が'1'（該LISC Nの入出力割込み受付許可の状態）であれば、ステップ760で設定した入出力割込み処理要求フラグにより、この入出力割込みは受け付けられるので、処理を終了する。該マスクの値が'0'（該LISC Nの入出力割込み受付禁止の状態）であれば、ステップ790に進む。

【0062】ステップ790 : IOPは、SPIT命令によって、ステップ740で取り出したLISC Nに対して設定されたしきい値を取り出し、ステップ7A0に進む。

【0063】ステップ7A0 : IOPは、ステップ790で取り出したLISC Nに対応するしきい値と、そのLISC Nが割り当てられているSCHの未だ受け付けられていない入出力割込みの数を保持しているIQCの値とを比較する。そして、しきい値の方がIQCの値より大きければ、処理を終了する。一方、しきい値の方がIQCの値より小さいか等しければステップ7B0に進む。

【0064】ステップ7B0 : IOPは、CPUに対し保留入出力割込み処理を要求する保留入出力割込み処理要求フラグを'1'にセットし、処理を終了する。なお、本実施例では、保留入出力割込を、浮動割込みとしている。浮動割込みについては、IBM社発行の刊行物”Enterprise System Architecture/390 Principles of Operation”(SA22-7201-00)等にその詳細が記述されているので、説明を省略する。

【0065】ステップ7C0 : 保留入出力割込み処理要求フラグが'1'にセットされると、CPUのハードウェア（OSによらないCPU自体の機能部分）は、保留入出力割込み処理を起動すると共に、IOPがセットした保留入出力割込み処理要求フラグを'0'にリセットする。

【0066】なお、保留入出力割込み処理の内容は、MSのプリフィクス退避域（以下、「PSA」という）に格納する割込みパラメータが通常の入出力割込み処理時の割込みパラメータとその内容が一部異なるのみで、その他は、通常の入出力割込み処理と同じである。通常の入出力割込み処理の一般的仕様としては、たとえばIBM社発行の刊行物”Enterprise System Architecture/390 Principles of Operation”(SA22-7201-00)等にその

詳細が記述されている。ここで、図9に、この割込みパラメータの例を示す。図9は、MSのPSAを示したものであり、PSAの184番地から185番地には'9701'（16進）の値を格納し、186番地から187番地には、保留入出力割込みを発生させたLISC Nの値が格納し、188番地から189番地にはLISC Nに対応するしきい値を格納し、190番地から191番地には、当該LISC Nに対してSPIT命令で設定した保留入出力割込みパラメータを格納する。

【0067】次に、保留入出力割込処理によって、VMCPが起動されると、VMCPは、前述した保留入出力割込みパラメータから、次にディスパッチすべきLPARを選択する。VMCPは、次にディスパッチすべきLPARを選択すると、選択したLPARを起動する前に、対応する状態記述（以下、「SD」という）を初期化し、そのSDをオペランドとしてSIE命令を発行し、対応するLPARを起動する。

【0068】その結果、対応するLPARが翻訳実行モード（以下、「IE」モードという）で動作を開始する。そして、当該LPARに対応するLISC Mの値が1にセットされ、LPARがIEモードで動作を開始すると、保留入出力割込み発生のかきかけとなったLISC NのSCHで保留されていた入出力割込み要因が入出力割込みを発生させ、対応するLPARで動作しているOSにより、従来と同様に受け付けられ処理される。このとき、IQCの値は、一つ入出力割込み要求が受け付けられる度に1デクリメントされる。

【0069】なお、SD、SIE命令及びIEモードの一般的仕様としては、たとえばIBM社発行の刊行物”IBM System/370 Extended Architecture Interpretive Execution”(SA22-7095)にその詳細が記述されているので、詳しい説明は省略する。

【0070】以上のように本実施例によれば、実計算機で保留されている仮想計算機の入出力割込み要因が、プログラムによって指定されたしきい値を超えた時、入出力割込みマスクの値によらずに保留入出力割込みを発生させる。すなわち、VMCPによってディスパッチされたLPARが走行中でも、ハードウェアで保留されている他LPARの保留入出力割込み要因がある任意のしきい値を超えると、ハードウェア的に現在VMCPによってディスパッチされているLPARの走行を中断し、制御をVMCPに戻す。

【0071】よって、ハードウェアで保留されている一定のしきい値を超えている入出力割込み要因をそのLPARにおいて、早期に受付可能とすることができる。また、この際前記しきい値を各仮想計算機毎に設定することができる。

【0072】さらに、前記保留入出力割込みを発生させる際、保留入出力割込みを発生させた入出力割込み保留要因をクリアしないので、VMCPが、保留されている

入出力割込み要因をVMCP内の入出力割込みキューにキューイングする必要はない。なお、以上の実施例では、PSWの入出力割込みマスクの値が'1'で、制御レジスタ内のLISCIMの値が'0'の場合に、保留入出力割込みを発生可能としたが、この条件は任意に変更して実現しても良い。すなわち、たとえば、保留入出力割込みの発生をのみを制御する保留入出力割込みマスクをPSWまたは制御レジスタ内に設けても良い。

【0073】また、本実施例は、VMCPをOS、各LPARをタスクに置き換えれば、実計算機上で単一のOSを動作させるモードをベーシックモードにおいて、サブチャネル群を分割し複数のタスクに占有的に割り当て、各タスクのを切り換えて動作させる場合にも同様に適用することができる。

【0074】

【発明の効果】以上のように本発明によれば、VMCPのLPAR切替のためのオーバーヘッドと、入出力装置の応答性との、調和を図ることができる。また、タスク切り換えのためのオーバーヘッドと、入出力装置の応答性との、調和を図ることができる。

【図面の簡単な説明】

【図1】ベーシックモード時の実計算機のハードウェア資源の構成を示すブロック図である。

【図2】LPARモード時の実計算機のハードウェア資

源の構成を示すブロック図である。

【図3】サブチャネル群の各LPARへの割り当てを示す説明図である。

【図4】サブチャネル群のLPARへの割り当てと、サブサブクラス番号と領域IDとの関係を示す説明図である。

【図5】制御レジスタの論理入出力サブクラスマスクを示す説明図である。

【図6】VMCPおよびLPARの実動作期間を示すタイムチャートである。

【図7】本発明の実施例で用いるSPIT命令の構成を示す説明図である。

【図8】本発明の実施例に係る情報処理システムの動作を示すフローチャートである。


【図9】本発明の実施例で用いる保留入出力割込みの割込みパラメータを示す説明図である。

【符号の説明】

- 710 入出力割込み要求発生
- 750 保留されている入出力割込み数のインクリメント
- 7A0 保留されている入出力割込み数としきい値との比較
- 7B0 保留入出力割込みの発生
- 7C0 保留入出力割込み処理の起動


【図1】

図 1




【図2】

図 2




【図3】

図 3




【図4】

図 4




【図7】

図 7




【図5】

図 5




【図6】

図 6



【図9】

図 9



【図8】

図 8

